ISE14.7 使用Chipscope调试方法

参考：

一、基本知识

是ISE下一款功能强大的在线调试工具。是针对-IIpro//-II/-EM/-IIE/-IIE系列FPGA的在线片内信号分析工具。它的主要功能是通过JTAG口，在线实时读取FPGA的内部信号。

原理：的基本原理是利用FPGA中未使用的，根据用户设定的触发条件将信号实时地保存到这些中，然后通过JTAG口传送到计算机，最后在计算机屏幕上显示出时序波形。

其中ILA、ICON是为了使用观察信号而插入的核。工作时一般需要用户设计中实例化两种核：一是集成逻辑分析仪核（，），该核主要用于提供触发和捕获的功能；二是集成控制核（，core），负责和边界扫描端口（JTAG）的通信。

一个可以连接1～15个。工作时，根据用户设置的触发条件捕获数据，然后在控制下，通过边界扫描端口上传到计算机，最后用显示信号波形。

二、使用方法

应用举例：本例检测为高电平时，[2:0]的数值变化

1、工程中添加cdc文件

（1）添加核

（2）点击

2、配置核

（1）双击新建的cdc文件，打开core 配置页面

在“”文本框中设置输入设计网表的路径。设置好后，“”和“”会自动生成，设计者也可自己指定。如果是通过新建资源的方法启动rter，这几项显示为灰色，无需设计者设置，系统会自动找到设计网表文件。

（2）设置触发引脚的数量和宽度

“”对话框设置ILA对话框下有3个选项卡，可对触发参数、捕获参数、网线连接进行设置。

触发端口数目:在设计中可以根据需要设置多个触发端口，每个最多可以有16个输入触发端口，每个触发端口下又可设置多个触发条件判断单元，但各个触发端口包含的触发条件判断单元数量之和不能大于16。

触发端口设置：

完整的触发端口设置包括：触发宽度、触发条件判断单元个数及类型的设置。触发宽度是指触发端口包含信号线的个数。通过触发条件判断单元进行判断，当信号线上的信号满足设定的条件时，就可将其捕获并存储在中，用于在中显示波形。

（3）设置捕获后的数据深度

（4）添加参考时钟引脚和触发引脚

添加参考时钟引脚

触发引脚

注意：只能分析FPGA设计的内部信号，因此不能直接连接输入信号的网表。如果没有从选项中找到某个内部信号，则在信号声明时添加一下语句，再综合。

(*KEEP="TRUE"*)reg [2:0] next_state;//状态转移

设置完成之后，保存关闭

3、综合、实现并生成.bit文件

4、双击 Using

（1）点击连接按钮

（2）下载.bit文件到FPGA

添加要下载的.bit文件

（3）导入cdc文件

File ->

（4）设置

设置高电平触发

启动监测

添加满足时，参考波形